Pooltäiendi ja täissumma lisamine koos tõetabeliga

Proovige Meie Instrumenti Probleemide Kõrvaldamiseks





Kombineeritud vooluringides kasutatakse koodri, multiplekseri, dekoodri ja multiplekseri dekodeerimiseks erinevaid loogikaväravaid. Nendel vooluringidel on mõned omadused, näiteks selle vooluahela väljund sõltub peamiselt tasemetest, mis on sisendklemmides igal ajal olemas. See vooluring ei sisalda mälu. Sisendi varasem olek ei mõjuta selle vooluahela praegust olekut. Kombineeritud vooluahela sisendid ja väljundid on ‘n’ ei. sisenditest & ‘m’ ei. väljunditest. Mõned kombineeritud vooluringid on pool- ja täissumma, lahutaja, kooder, dekooder, multiplekser ja demultiplekser. Selles artiklis käsitletakse ülevaadet pool- ja täissummast ning see töötab tõetabelitega.

Mis on liitja?

Liitja on a digitaalse loogika vooluring elektroonikas, mida kasutatakse palju numbrite lisamiseks. Paljudes arvutites ja muud tüüpi protsessorites kasutatakse liitjaid isegi aadresside ja nendega seotud tegevuste arvutamiseks ning tabeliindeksite arvutamiseks ALU-s ja neid kasutatakse isegi protsessorite muudes osades. Neid saab koostada paljude numbriliste esituste jaoks, näiteks üle 3 või binaarse kodeeritud kümnendkoha jaoks. Lisandajad liigitatakse põhimõtteliselt kahte tüüpi: Half Adder ja Full Adder.




Mis on Halder Adder ja Full Adder Circuit?

Poolliideahelal on kaks sisendit: A ja B, mis lisavad kaks sisendnumbrit ning genereerivad ülekande ja summa. Täielikul liiteahelal on kolm sisendit: A ja C, mis lisavad kolm sisendnumbrit ja genereerivad ülekande ja summa. See artikkel annab üksikasjalikku teavet selle kohta, mis on poole liitja eesmärk ja täisliide tabelina ja isegi skeemidena. Juba mainitakse, et lisajate peamine ja ülioluline eesmärk on liitmine. Allpool on üksikasjalikud andmed poolarve ja täissummeriteooria.

Põhiline pooltäis ja täissumma

Põhiline pooltäis ja täissumma



Poole lisaja

Niisiis, lisades poole liitja stsenaariumi, lisab see kaks binaarset numbrit, kus sisendibitte nimetatakse augendiks ja addendiks ning tulemuseks on kaks väljundit, üks on summa ja teine ​​on kandevõime. Summaoperatsiooni teostamiseks rakendatakse XOR mõlemale sisendile ja AND-värav rakendatakse mõlemale sisendile, et tekitada ülekanne.

HA funktsionaalne skeem

HA funktsionaalne skeem

Kui täisliidese vooluringis lisab see 3 ühebitist numbrit, kus kahest kolmest bitist võib viidata kui operandile ja teisele kui sisestatud bitile. Toodetud väljund on 2-bitine väljund ja neile saab viidata to kui väljundi kandmine ja summa.

Poolredelit kasutades saate loogikaväravate abil kujundada lihtsa lisamise.


Vaatame näite kahe üksikbiti lisamise kohta.

2-bitine pooleldi tõetabel on järgmine:

Poole lisaja tõetabel

Poole lisaja tõetabel

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

Need on kõige vähem võimalikud ühebittised kombinatsioonid. Kuid 1 + 1 tulemus on 10, summatulemus tuleb uuesti kirjutada 2-bitise väljundina. Seega saab võrrandeid kirjutada järgmiselt

0 + 0 = 00
0 + 1 = 01
1 + 0 = 01
1 + 1 = 10

Väljund '1' / 10-st on teostus. 'SUM' on tavaline väljund ja 'CARRY' on teostus.

Nüüd on selgunud, et 1-bitist liitjat saab hõlpsasti rakendada XOR-i värava abil väljundi 'SUM' ja AND-värava jaoks 'Carry'.

Näiteks kui peame lisama kaks 8-bitist baiti kokku, siis saab seda rakendada täissummeri loogikaahela abil. Poolliide on kasulik, kui soovite lisada ühe kahendarvulise suuruse.

Viis kahe kahendarvuga liitjate väljatöötamiseks oleks tõetabeli koostamine ja selle vähendamine. Kui soovite teha kolmekohalise kahekohalise liitja, viiakse pool-liitmisoperatsioon läbi kaks korda. Samamoodi tehakse operatsioon veel üks kord, kui otsustate teha neljakohalise liitja. Selle teooriaga oli selge, et rakendamine on lihtne, kuid arendamine on aeganõudev protsess.

Lihtsaim avaldis kasutab ainuüksi funktsiooni OR:

Summa = A XOR B

Kandmine = A JA B

HA loogiline skeem

HA loogiline skeem

Ja samaväärne väljend põhi AND, OR ja NOT tähenduses on:

SUM = A.B + A.B ’

Poole lisaja VHDL-kood

Üksus ha on

Port (a: STD_LOGIC
b: STD_LOGIC-is
sha: välja STD_LOGIC
cha: välja STD_LOGIC)
lõpp ha

Arhitektuur Ülaltoodud vooluahela käitumine on

algama
sha<= a xor b
ei<= a and b
lõpp Käitumine

Poole liitja IC number

Poole liitja saab rakendada kiirete CMOS-i digitaalse loogika integreeritud vooluahelate kaudu, nagu seeria 74HCxx, mis sisaldab SN74HC08 (7408) ja SN74HC86 (7486).

Poole liitja piirangud

Peamine põhjus, miks neid binaarseid lisandeid nimetada nagu Half Adders, on see, et varasema biti abil pole kandeabi kaasamiseks vahemikku. Niisiis, see on HA-de põhiline piirang, mida kunagi kasutati nagu binaarset liitjat, eriti reaalajas, mis hõlmab mitme biti lisamist. Nii et sellest piirangust saab üle, kui kasutada täielikke lisaaineid.

Täielik lisaja

Seda liitmikku on raske pooleldi võrreldes rakendada.

Täieliku lisaja funktsionaalne skeem

Täieliku lisaja funktsionaalne skeem

Pool-liitja ja täis-liitja erinevus seisneb selles, et täis-liitjal on kolm sisendit ja kaks väljundit, samal ajal kui poolel liitjal on ainult kaks sisendit ja kaks väljundit. Esimesed kaks sisendit on A ja B ning kolmas sisend on C-IN sisend. Kui on loodud täissumma lisaloogika, stringite kaheksa neist kokku, et luua kogu baidi pikkune summaer ja kaskaadida kandebitt ühest liitjast teise.

FA tõetabel

FA tõetabel

Väljundi kandmist tähistatakse kui C-OUT ja tavalist väljundit tähistatakse kui S, mis on SUM.

Eeltooduga täielik lisaja tõetabel , täieliku liiteahela rakendamist saab hõlpsasti mõista. SUM ’S’ toodetakse kahes etapis:

  1. XOR-iga sisestatud sisendid A ja B
  2. Seejärel XOR B tulemus XOR-is koos C-IN-ga

See genereerib SUM ja C-OUT on tõene ainult siis, kui kumbki kolmest sisendist on HIGH, siis on C-OUT HIGH. Niisiis, kahe liitmahela abil saame rakendada täieliku liiteahela. Esialgu kasutatakse poolliidet A ja B lisamiseks, et saada osaline summa, ja teise poole liitmisloogikat saab kasutada C-IN lisamiseks summaarsele summale, mille liitja esimene pool toodab, et saada lõplik S-väljund.

Kui mõni poole liitja loogikast kannab ülekannet, siis on ka väljundi kandmine. Niisiis on C-OUT pool-liitja Carry väljundite VÕI funktsioon. Heitke pilk allpool näidatud täieliku liiteahela rakendamisele.

Täielik lisaja loogiline skeem

Täielik lisaja loogiline skeem

Suuremate loogika diagrammide rakendamine on võimalik ülaltoodud täieliku lisaloogika korral, enamasti kasutatakse operatsiooni tähistamiseks lihtsamat sümbolit. Allpool on toodud ühe bitise täissummuti lihtsam skemaatiline esitus.

Seda tüüpi sümbolitega saame liita kaks bitti, võttes ülekande järgmisest madalamast suurusjärgust ja saates kande järgmisse suuremasse suurusjärku. Mitmebitise toimingu jaoks peab arvutis iga biti tähistama täissumma ja see tuleb lisada samaaegselt. Seega, kahe 8-bitise numbri lisamiseks vajate 8 täisliidet, mille saab moodustada kahe 4-bitise ploki kaskaadimisega.

K-Mapi kasutades pooleldi ja täissummuti

Isegi summaar- ja kandeväljundid poole liitja kohta saab ka Karnaugh kaardi (K-map) meetodil. The pool lisaja ja täissumma logiline väljend saab K-kaardi kaudu. Niisiis, nende liitjate K-kaarti käsitletakse allpool.

Poole liitja K-kaart on

HA K-kaart

HA K-kaart

Täielik lisaja K-Map on

FA K-kaart

FA K-kaart

SUMi ja Carry loogiline väljendus

Summa (S) loogilise avaldise saab määrata tabelis nimetatud sisendite põhjal.

= A’B’Cin + A ’B CCin’ + A B’Cin ’+ AB Cin
= Cin (A’B ’+ AB) + Cin’ (A’B + A B ’)
= Cin EX-OR (A EX-OR B)
= (1,2,4,7)

Kandmise (Cout) loogilise avaldise saab määrata tabelis nimetatud sisendite põhjal.

= A’B Cin + AB’Cin + AB Cin ’+ ABCin
= AB + BCin + ACin
= (3, 5, 6, 7)

Eespool nimetatud tõetabelite abil saab tulemusi ja menetlus on järgmine:

Kombineeritud vooluring ühendab ahela erinevad väravad, kus need võivad olla kodeerija, dekooder, multiplekser ja demultiplekser . Kombineeritud vooluahelate omadused on järgmised.

  • Väljund igal ajahetkel põhineb ainult tasemetel, mis on sisendklemmides.
  • See ei kasuta ühtegi mälu. Eelmisel sisendi olekul ei ole mingit mõju vooluahela praegusele olekule.
  • Sellel võib olla suvaline arv sisendeid ja m väljundite arv.

VHDL-kodeerimine

VHDL-kodeerimine täissummeri jaoks sisaldama järgmist.

üksus full_add on

Port (a: STD_LOGIC
b: STD_LOGIC-is
tsin: STD_LOGIC-is
summa: välja STD_LOGIC
cout: välja STD_LOGIC)
lõpp full_add

Arhitektuur full_add käitumine on

komponent ha on
Port (a: STD_LOGIC
b: STD_LOGIC-is
sha: välja STD_LOGIC
cha: välja STD_LOGIC)
lõppkomponent
signaal s_s, c1, c2: STD_LOGIC
algama
HA1: ha sadamakaart (a, b, s_s, c1)
HA2: ha sadamakaart (s_s, cin, summa, c2)
maksumus<=c1 or c2
lõpp Käitumine

The erinevus poole ja täissummuti vahel on see, et pool lisaja annab tulemusi ja täis lisaja kasutab pool muud lisatulemust. Samamoodi, kui Täissisaldaja koosneb kahest Poollisandist, on Täississeade tegelik plokk, mida kasutame aritmeetiliste vooluringide loomiseks.

Carry Lookahead Adders

Ripple carry liiteahelate kontseptsioonis on lisamiseks vajalikud bitid koheselt saadaval. Kusjuures igal liitjaosal peab olema aeg eelmise liitjaploki ülekande saabumiseks. Seetõttu võtab SUM ja CARRY tootmine rohkem aega, kuna ahela iga sektsioon ootab sisendi saabumist.

Näiteks n-nda ploki väljundi edastamiseks peab see saama sisendi (n-1)-st plokist. Ja seda viivitust nimetatakse vastavalt leviku viivituseks.

Pulseeriva kanduri viivituse ületamiseks võeti kasutusele kaasaskantava otsmiku lisaja. Siin saab keeruka riistvara abil minimeerida leviku viivitust. Alljärgneval skeemil on esitatud täieliku lisajaga kanderakett.

Kandke pilk täisanduri abil

Kandke pilk täisanduri abil

Tõetabel ja vastavad väljundvõrrandid on

TO B C C + 1 Seisund
0000

Ei kanna

Loo

0010
0100
0111

Ei kanna

Paljundage

1000
1011
1101

Kandke

Loo

1111

Kandeväljundi võrrand on Pi = Ai XOR Bi ja kandegeneraator on Gi = Ai * Bi. Nende võrrandite abil saab summa ja kandevõrrandeid esitada

SUM = Pi XOR Ci

Ci + 1 = Gi + Pi * Ci

Gi edastab ülekande ainult siis, kui mõlemad sisendid Ai ja Bi on 1, arvestamata sisendi ülekannet. Pi on seotud kande levimisega Ci-st Ci + 1-ni.

Erinevus Halder Adderi ja Full Adderi vahel

The erinevus poole ja täissummade tabeli vahel on näidatud allpool.

Poole lisaja Täielik lisaja
Half Adder (HA) on kombinatsiooniline loogikalülitus ja seda vooluahelat kasutatakse kahe ühebitise numbri lisamiseks.Full Adder (FA) on kombineeritud vooluring ja seda vooluringi kasutatakse kolme ühe bitise numbri lisamiseks.
HA-s ei saa eelmise liitmise põhjal genereerida järgmisse sammu.Kui FA on varasemast liitmisest genereeritud, saab selle lisada järgmisele etapile.
Pool liitja sisaldab kahte loogikaväravat nagu AND gate ja EX-OR gate.Täielik lisaja sisaldab kahte EX-OR väravat, kahte OR väravat ja kahte AND väravat.
Poolliidese sisendbitid on kaks nagu A, B.Täissisendi sisendbitid on kolm nagu A, B & C-sisend
Poole liitja summa ja kandevõrrand on

S = a⊕b C = a * b

Täielik liitja loogika avaldis on

S = a ⊕ b⊕Cin Cout = (a * b) + (Cin * (a⊕b)).

HA kasutatakse arvutites, kalkulaatorites, digitaalseks mõõtmiseks kasutatavates seadmetes jne.FA-d kasutatakse digitaalsetes protsessorites, mitme biti liitmisel jne.

The peamised erinevused pool- ja täissummuti vahel käsitletakse allpool.

  • Pool lisaja genereerib summa ja ülekande, lisades kaks binaarset sisendit, samas kui täissummat kasutatakse summa ja ülekande loomiseks, lisades kolm binaarset sisendit. Nii pool- kui ka täisseadme riistvaraarhitektuur ei ole sama.
  • Peamine tunnus, mis eristab HA ja FA, on see, et HA-s ei ole sellist tehingut, mis arvestaks viimast lisakandmist nagu tema sisend. Kuid FA otsib konkreetse sisendveeru nagu Cin, et kaaluda viimase täienduse kandebitti.
  • Need kaks lisajat näitavad erinevust komponentide põhjal, mida vooluringis selle ehitamiseks kasutatakse. Pooled lisandid (HA) on loodud kahe loogilise värava kombinatsiooniga, nagu AND & EX-OR, samas kui FA on kavandatud kolme AND, kahe XOR ja ühe OR värava kombinatsiooniga.
  • Põhimõtteliselt töötavad HA-d kahel kahel 1-bitise sisendil, samas kui FA-d töötavad kolmel 1-bitise sisendil. Poolde lisandit kasutatakse erinevates elektroonikaseadmetes liitmise hindamiseks, samas kui täissummat kasutatakse digitaalsetes protsessorites pika biti lisamiseks.
  • Nende kahe lisaja sarnasused on nii, et mõlemad HA ja FA on kombineeritud digitaalahelad, nii et nad ei kasuta ühtegi mäluelementi, näiteks järjestikuseid ahelaid. Need ahelad on hädavajalikud aritmeetiliseks tööks, et pakkuda binaararvu.

Täieliku lisaja rakendamine pool-liitjate abil

FA saab rakendada kahe loogiliselt ühendatud liitja kaudu. Selle plokkskeemi saab näidata allpool, mis kirjeldab FA ühendamist kahe poolpikendiga.
Varasemate arvutuste summa ja kandevõrrandid on

S = A ’B’ Cin + A ’BC’ + ABCinis

Cout = AB + ACin + BCin

Summa võrrandi saab kirjutada järgmiselt.

Cin (A’B ’+ AB) + C’ (A’B + A B ’)

Niisiis, summa = Cin EX-OR (A EX-OR B)

Cin (A EX-OR B) + C’in (A EX-OR B)

= Cin EX-OR (A EX-OR B)

Couti saab kirjutada järgmiselt.

COUT = AB + ACin + BCin.

Cout = AB + + pettumuste BCin (A + A)

= ABCin + AB + ACin + A ’B Cin

= AB (1 + Cin) + ACin + A ’B Cin

= A B + ACin + A ’B Cin

= AB + ACin (B + B ’) + A’ B Cin

= ABCin + AB + A’B Cin + A ’B Cin

= AB (Cin + 1) + A B Cin + A ’B Cin

= AB + AB ’Cin + A’ B Cin

= AB + Cin (AB ’+ A’B)

Seetõttu on COUT = AB + Cin (A EX-OR B)

Sõltuvalt ülaltoodud kahest summast ja ülekandevõrrandist saab FA ahelat rakendada kahe HA ja OR värava abil. Eespool on illustreeritud kahe poollisandiga täissummuti vooluringi skeem.

Täielik lisaja, kasutades kahte poolt liitjat

Täielik lisaja, kasutades kahte poolt liitjat

Täielik Adderi disain NAND Gatesi abil

NAND-värav on ühte tüüpi universaalne värav, mida kasutatakse igasuguse loogilise kujunduse teostamiseks. FA vooluring NAND väravate skeemiga on näidatud allpool.

FA, kasutades NAND Gatesi

FA, kasutades NAND Gatesi

FA on lihtne ühebittine liitja ja kui soovime teostada n-bitise liitmise, siis n ei. ühepikkustest FA-dest tuleb kasutada kaskaadühenduse vormingus.

Eelised

The pool- ja täissummuti eelised sisaldama järgmist.

  • Poole liitja peamine eesmärk on lisada kaks ühebitist numbrit
  • Täielikel liitjatel on võimalus lisada eelmisest lisamisest tulenev kandmisbitt
  • Täisliidese abil saab rakendada üliolulisi vooluringe, nagu liitja, multiplekser ja paljud teised
  • Täissummutusahelad tarbivad minimaalselt energiat
  • Täisliidese eelised poole liitja ees on see, et täissummerit kasutatakse poole liitja puuduse ületamiseks, kuna poolel lisajal kasutatakse peamiselt kahe 1-bitise numbri lisamist. Pooled lisajad ei lisa kandepinki, nii et selle täissummeri ületamiseks kasutatakse. Täissummikus saab lisada kolm bitti ja see genereerib kaks väljundit.
  • Lisandite kujundamine on lihtne ja see on põhiline ehitusplokk, nii et ühebitiseid lisandeid saab hõlpsasti mõista.
  • Selle lisaja saab teisendada pooleks lahutajaks, lisades inverteri.
  • Täissummeri kasutamisel on võimalik saada kõrge väljund.
  • Suur kiirus
  • Toitepinge skaleerimine on väga tugev

Puudused

The pool- ja täissummuti puudused sisaldama järgmist.

  • Lisaks ei saa poolt liitjat enne kandmist kasutada, seega pole see kohaldatav mitmebitise lisamise kaskaadina.
  • Selle puuduse ületamiseks on FA vaja lisada kolm 1-bitist.
  • Kui FA-d kasutatakse keti kujul nagu RA (Ripple Adder), siis saab väljundi draivivõimsust vähendada.

Rakendused

Pool- ja täissummuti rakendused hõlmavad järgmist.

  • Binaarbittide liitmise saab teha pooleldi, kasutades arvutis ALU-d, kuna see kasutab summeerijat.
  • Pooltäidise kombinatsiooni saab kasutada täissummuti vooluahela kujundamiseks.
  • Pooli liitjaid kasutatakse kalkulaatorites ning aadresside ja tabelite mõõtmiseks
  • Neid vooluringe kasutatakse erinevate ahelate rakenduste käsitlemiseks. Tulevikus mängib see digitaalses elektroonikas võtmerolli.
  • FA vooluringi kasutatakse elemendina paljudes suurtes vooluringides, näiteks Ripple Carry Adder. See lisaja lisab samaaegselt bittide arvu.
  • FA-sid kasutatakse aritmeetilise loogika üksuses (ALU)
  • FA-sid kasutatakse graafikaga seotud rakendustes, näiteks GPU (Graphics Processing Unit)
  • Neid kasutatakse korrutusahelas ülekande korrutamise teostamiseks.
  • Mälu aadressi genereerimiseks ja programmi kontrapunkti loomiseks järgnevate juhiste jaoks kasutatakse arvutis täielike liitjate abil aritmeetika loogikaüksust.

Seega, kui kahe binaararvu liitmine toimub, lisatakse numbrid kõigepealt kõige vähem bitte. Seda protsessi saab teostada läbi poole liitja, kuna kõige lihtsam n / w, mis võimaldab lisada kahte 1-bitist numbrit. Selle liitja sisenditeks on kahendarvud, väljunditeks aga summa (S) ja kandevõime (C).

Kui arvude arv on lisatud, kasutatakse HA võrku lihtsalt kõige vähem numbrite ühendamiseks, kuna HA ei saa lisada varasema klassi kandenumbrit. Täieliku liitja saab määratleda kõigi digitaalsete aritmeetikaseadmete alusena. Seda kasutatakse kolme ühekohalise numbri lisamiseks. See lisaja sisaldab kolme sisendit nagu A, B ja Cin, samas kui väljundid on Sum ja Cout.

Seotud mõisted

The mõisted, mis on seotud poole ja täissummaga lihtsalt ei pea kinni ühest eesmärgist. Neid kasutatakse paljudes rakendustes laialdaselt ja mainitakse mõnda seonduvat:

  • Pool- ja täissummuti IC-number
  • 8-bitise summaatori väljatöötamine
  • Millised on poolkaitsevahendi ettevaatusabinõud?
  • JAVA Ripple Carry Adderi aplett

Seetõttu on see kõik poolarve ja täissummeriteooria koos tõetabelite ja loogika diagrammidega on näidatud ka poolarve vooluahelat kasutava täissummuti kujundus. Paljud neist pool lisaja ja täissumma pdf nende mõistete kohta täpsema teabe saamiseks on olemas dokumendid. Lisaks on oluline teada kuidas rakendatakse 4-bitist täissummat ?